ParisTech Review

Pour qu’un téléphone mobile transmette une communication, il faut qu’il dispose d’un convertisseur analogique (voix) vers numérique, d’une antenne, d’un micro, d’un amplificateur, d’un processeur de communication, entre autres. Et pour qu’il supporte toutes les applications qui y ont été téléchargées, il doit également intégrer un accéléromètre, un processeur graphique, voire un processeur vidéo, de la mémoire, etc. Tous ces composants électroniques doivent être miniaturisés à l’extrême pour ne pas encombrer l’appareil, consommer le moins d’énergie possible pour ne pas épuiser la batterie, dissiper le moins de chaleur possible pour éviter le réchauffement du téléphone, et bien évidemment ne coûter que quelques cents !

Les fabricants de semi-conducteurs sont confrontés à toujours plus de défis avec la multiplication des composants électroniques dans l’automobile, la santé, ou les objets connectés. Ils doivent concilier la course à la miniaturisation et à la sobriété énergétique avec une croissance exponentielle du coût des infrastructures de production.

Certes, ils sont aidés par la loi de Moore, une prédiction de Gordon Moore, un des co-fondateurs d’Intel, qui affirme que le nombre de transistors par circuit est multiplié par deux tous les dix-huit mois à prix constants. Cette loi s’applique aux puces – des circuits intégrés gravés par photolithographie sur des tranches de silicium. Mais pour parvenir à augmenter la densité des transistors, il faut réduire leur taille et graver de plus en plus finement. La taille de la gravure est passée sous la barre du micron puis elle a progressivement baissé jusqu’à avoisiner l’échelle du nanomètre. Aujourd’hui, la plupart des gravures en production sont réalisées entre 180 nm et 65 ou 45 nm. Seuls quelques rares sites dans le monde (Intel, IBM, TSMC, Samsung) ont commencé à produire en série des circuits gravés en technologie 20 ou 22 nm voire en 14 nm.

Cette course à la miniaturisation pose un sérieux défi aux industriels. « Depuis 50 ans, toute l’industrie du semi-conducteur s’est bâtie sur des transistors qu’on appelle MOS, gravés sur des plaques de silicium massives. Or la loi de Moore dit que l’on atteindra les limites du transistor aux alentours de 20 nm, taille à laquelle il n’est plus possible d’optimiser le comportement de ce transistor, c’est-à-dire d’atteindre un optimum entre la performance du transistor et son courant de fuite », explique Joël Hartmann, vice-président exécutif de STMicroelectronics en charge de la fabrication et de la R&D technologie pour les solutions de traitement embarqué. « Mais il existe actuellement des solutions pour passer la barre des 20 nm, qui permettent d’optimiser les performances du transistor tout en limitant les fuites. » Et d’aller au-delà de la loi de Moore !

Un marché mondial qui continue de croître
Certes, il reste du temps avant que la totalité de la production mondiale arrive à ces échelles. Mais vu les délais nécessaires à la conception, à la mise au point, au test et à la validation des prototypes, vu surtout les délais et les coûts de construction, de réglages et de mise en œuvre des lignes de production, l’anticipation est de mise. Intel a ainsi mis une quinzaine d’années pour industrialiser la gravure en 22 nm et lancer la production de composants en série.

Ce nouveau défi accompagne la croissance continue du marché. Le cabinet Gartner constate que les ventes mondiales de semi-conducteurs ont progressé de 5% en 2013 pour atteindre 315 milliards de dollars (environ 240 milliards d’euros). Le marché des semi-conducteurs ne concerne plus seulement l’informatique ou l’électronique grand public. La banalisation de la téléphonie mobile, la part croissante de l’électronique dans des secteurs comme l’automobile ou la santé, l’avènement des objets connectés, dont le nombre devrait dépasser 50 milliards d’unités d’ici à 2020 et auxquels aucune application n’échappe, font qu’une part toujours plus importante de l’économie mondiale a besoin des semi-conducteurs.

Pour répondre à ces besoins, les industriels consentent des investissements qui ne cessent d’augmenter. Chaque nouvelle génération d’usine coûte le double de la précédente. Les projets en cours sont estimés à 5 milliards de dollars l’unité et l’on évalue déjà à 10 milliards l’investissement nécessaire pour construire une nouvelle ligne de production en 2020. Ce qui amène les grands du secteur à consolider leurs forces et à mutualiser les investissements nécessaires. « Jusqu’à présent les industriels se sont différenciés par la technologie. Demain, il existera probablement une technologie de base, une plate-forme micro-électronique de base, un peu comme le moteur à explosion pour l’automobile, et les acteurs se différencieront par les applications, les marchés, leurs clients… », anticipe Jean Fompeyrine, qui dirige l’équipe Advanced Functional Material du Zurich Research Lab d’IBM.

Les Européens n’échappent pas à cette tendance. Début 2014, des présidents d’entreprise du secteur ont constitué le Electronics Leaders Group (ELG) afin de faire pression sur la Commission européenne pour qu’elle poursuive la stratégie ambitieuse qu’elle avait affichée dans le domaine. Leur objectif : faire de l’Europe un acteur majeur de la micro-électronique en doublant la production locale de composants d’ici à 2020, et susciter la création de 250 000 emplois. Le problème est que cela suppose un assouplissement des règles communautaires, notamment en matière d’aides publiques. Limitées par cette réglementation, les entreprises vont créer leurs usines dans des pays extra-communautaires qui leur accordent des subventions et des avantages fiscaux conséquents.

Au-delà des limites de la physique des solides
L’équation que devra résoudre le marché pourrait se résumer ainsi : comment fabriquer en quantité suffisante des puces qui soient aussi intelligentes qu’un ordinateur d’il y a quelques années pour quelques cents seulement, alors que la complexité ne cesse d’augmenter, que le nombre d’acteurs diminue et que le marché est de plus en plus exigeant en termes de fonctionnalités ?

Les solutions à cette équation portent sur plusieurs aspects de la fabrication. A commencer par les wafers, les tranches de silicium. Ce semi-conducteur est fondu, formé en cylindre puis découpé en tranches d’une à quelques centaines de microns d’épaisseur. C’est sur ces tranches que la photolithographie gravera les circuits intégrés. Le diamètre de ces wafers est passé de moins de 150 mm à 200 puis à 300 mm. Plus le diamètre est grand, plus il est possible de graver de circuits en une seule fois, ce qui en diminue le prix. Une des pistes poursuivies actuellement consiste à passer à des wafers de 450 mm. Cela baisserait le coût de production des circuits d’environ 30%, mais suppose d’adapter tous les instruments et équipements de production. Lancés avec enthousiasme il y a quelques années, les projets de production de galettes de silicium en 450 mm ont pris un sérieux coup de frein lorsque plusieurs analystes du marché ont évalué le coût du développement des nouveaux équipements à plus de 12 voire à 14 milliards de dollars…

Autre écueil, la photolithographie ne permettra pas de graver ces galettes de silicium avec une finesse inférieure à 10 nm, ou alors à un coût de plus en plus prohibitif. Une technologie baptisée Extreme-UV (EUV), en cours de développement, devrait lui succéder. Il s’agit de rayons X « mous » (avec des photons de faible énergie, par opposition aux rayons X « durs ») de longueur d’onde 13 nm. La technologie consiste à frapper une cible d’étain sous vide avec un faisceau laser CO2 de près de 1 MW de puissance. Cette frappe pulvérise la cible et provoque l’émission de rayons X sur cette longueur d’onde. Il s’agit alors de récupérer ces rayons X à travers des miroirs et de les diriger sur la plaquette de silicium. « C’est une technologie extrêmement complexe et il n’existe pas pour l’instant de lasers assez puissants pour un passage à la phase industrielle. De plus, il n’y a qu’une seule société au monde, la Néerlandaise ASML, qui essaie de maîtriser cette technologie d’un point de vue industriel ! », explique Joël Hartmann. Sa mise en œuvre, espérée pour le 20 nm, a été repoussée à plusieurs reprises. « On espère à présent qu’elle sera prête en 2018 ou 2020 pour graver en 5 nm », ajoute Joël Hartmann.

Des stratégies de prolongement efficaces
Mais le silicium n’a pas dit son dernier mot. De même, la loi de Moore n’est pas encore totalement dépassée. En attendant la disponibilité de l’EUV, les industriels misent sur le « more Moore », autrement dit, ils cherchent à repousser les limites de cette loi avant de la dépasser. Ce sera alors le « more than Moore ».

Première option, le FD-SOI (Fully depleted silicon on insulator). Cette technologie a été développée en France conjointement par Soitec, qui fournit les plaques de silicium sur isolant, STMicroelectronics et le CEA-Leti. Elle consiste à utiliser un substrat recouvert d’une couche isolante, ce qui améliore les performances du transistor tout en réduisant voire supprimant les effets parasites rencontrés avec le silicium massif. « Un processeur bâti sur cette technologie effectue un plus grand nombre d’opérations pour 1 W de puissance tout en chauffant moins et en sollicitant moins la batterie », explique Thomas Skotnicki, directeur du programme Disruptive Technologies de STMicroelectronics et l’un des pères du FD-SOI. STMicroelectronics valide actuellement la fabrication de circuits FD-SOI en 28 nm et espère démarrer la production d’ici à début 2015. Mi-mai, cette technologie a reçu le soutien de Samsung qui a décidé de l’adopter pour les composants destinés aux mobiles et aux objets connectés à cause justement d’une faible consommation d’énergie. « Cette technologie tiendra sans problème au moins jusqu’au 10 nm », affirme Thomas Skotnicki.

L’autre option est celle du FinFET alias Tri-Gate. Mise au point par Intel, elle consiste à graver des transistors verticaux sur des marches de silicium de quelques nanomètres de hauteur, en 3D. Les transistors occupent ainsi une moins grande surface et les courants de fuite sont réduits. Mais cette technologie est plus compliquée à mettre en œuvre que le FD-SOI et donc plus coûteuse. Toutefois, Intel l’exploite d’ores et déjà pour ses composants gravés en 22 nm dans plusieurs usines dans le monde et teste sa faisabilité en 14 nm. Le Taïwanais TSMC est en train de tester le FinFET pour des puces en 20 nm dont la production pourrait démarrer à la fin de l’année.

« Pour aller au-delà de la loi de Moore, quatre grands axes de recherches sont explorés actuellement », affirme Jean Fompeyrine, qui les énumère : « D’abord, on peut modifier la structure du transistor, comme le font les technologies FD-SOI ou FinFET. Ensuite, on peut remplacer le silicium par un autre semi-conducteur dans lequel les électrons vont se mouvoir plus rapidement, tout en conservant la structure du transistor. Avantage de cet axe, les transistors travaillent à une tension faible, de l’ordre de 0,5 V, ce qui permet de réduire la consommation du circuit complet. Troisième axe, on remplace le principe même du fonctionnement du transistor, c’est-à-dire que l’on crée un état logique avec un phénomène physique totalement différent. Ce sont les transistors à effet tunnel (FEC), ou les transistors à forte pente sous le seuil (steep slope devices). Enfin, le dernier axe consiste à empiler les transistors les uns sur les autres au lieu de les placer côte à côte. Cette technique augmente la densité, mais nécessite d’adapter le matériau pour des questions de température. »

Viennent ensuite les différentes alternatives au silicium, qui varient en fonction des composants à réaliser. L’électronique organique, qui utilise des molécules à base de carbone dont la plus célèbre est le graphène, est fort prometteuse dans le domaine de l’opto-électronique. C’est elle qui a donné naissance aux diodes électroluminescentes organiques (OLED), prisées pour des écrans de télévision de très haute qualité. On l’utilise également dans les panneaux solaires ou pour les transistors à effet de champ. La photonique, quant à elle, assure des communications efficaces et rapides entre les mémoires et les processeurs, à bas coût qui plus est, mais elle n’est pas performante en matière de calculs ! « Ces nouvelles électroniques en sont encore au stade de la R&D fondamentale, pas encore à l’étape du transfert technologique. Il faudra des années avant de les transférer à l’industrie », souligne Fabien Boulanger, directeur du groupe Micro-Nanotechnologies du pôle de compétitivité mondial Minalogic. « Pour une raison simple : on sait parfaitement connecter et faire des interfaces pour l’électronique actuelle, on ne sait pas encore le faire pour ces nouvelles électroniques ! »

La véritable innovation pourrait venir des « quantum dots », les puits quantiques, et des nanoparticules. À l’ESPCI ParisTech, dans la lignée des travaux entrepris au MIT et à Berkeley il y a une vingtaine d’années, l’équipe de Benoît Dubertret cherche à assembler des nanoparticules colloïdales afin de construire des semi-conducteurs de quelques centaines à quelques milliers d’atomes. À partir de nanoparticules stockées dans des petits flacons aux couleurs ensoleillées, les chercheurs travaillent à créer des matériaux dont les propriétés sont liées à leur taille. En fait, au lieu de partir d’un cylindre de silicium découpé en tranches et d’être de fait soumis aux lois de la physique des solides, ils se proposent de synthétiser des particules et de les lier entre elles.

Les applications vont des cellules photovoltaïques aux biomarqueurs organiques en passant par le stockage de l’énergie électrique, les capteurs et les écrans plats. « Les quantum dots sont les premiers matériaux qui ont permis de montrer que des propriétés physiques et électroniques étaient liées à la taille », s’enthousiasme Benoît Dubertret, « et ils ont un potentiel énorme. Grâce aux briques de base que sont les nanoparticules, nous pouvons construire des assemblages extraordinaires. » Autre avantage qui augmente l’intérêt pour ces quantum dots, les assemblages peuvent être réalisés sur une paillasse. « Il n’est plus besoin de salles blanches et d’usines hors de prix », constate Jacques Lewiner, physicien, inventeur et serial entrepreneur, « on passe de l’industrie lourde à la chimie ! » Raison pour laquelle il anticipe le démarrage du marché d’ici à deux ans et surtout une croissance rapide.

Il reste toutefois quelques décennies au silicium avant que son étoile ne pâlisse totalement, ne serait-ce que pour amortir jusqu’au bout les coûteuses infrastructures bâties dans le monde entier en un demi-siècle d’histoire des semi-conducteurs.

Previous Post Next Post

• Pingback: 27/06/14 - ParisTech Review : Semi-conducteurs:...